AI也在试图帮我们解析未来的AI芯片记忆技术。你可以想下，现在的HBM4还没把堆栈高度的限制定下来，主要是因为DRAM的厚度问题，直接影响堆叠层数。之前JEDEC把这个高度限制从720微米放宽到了775微米，但行业里有些人已经在讨论了，下一次的规格要不要再放宽点？韩媒ZDNET Korea和ETNEWS还报道说，这次的AI芯片有兴趣把堆栈层数增加到20层。 可如果我们把目标定在20层上，现有高度根本不够用啊。而且就算把DRAM晶圆切得更薄，也容易损坏晶圆，增加了制造的难度和成本。有专家表示如果不想牺牲层数，那就只能缩短两层DRAM的间距了。而这个方法就得靠混合键合技术来实现了。 但这个技术现在主要用在NAND闪存里，它能大幅减小间距，可技术门槛太高了，还得买很多新设备投资。所以给HBM长高设限是为了鼓励混合键合技术的发展吗？但是韩媒ZDNET Korea说，台积电在先进封装方面非常强大。台积电推出来的3D先进封装技术SoIC，会导致与HBM搭配使用的XPU复合体增高。 这也就是说，要是芯片设计按照SoIC来进行的话，HBM“长高”就不需要那么急迫了吧？所以他们考虑放宽HBM内存的高度限制。反正怎么都要花钱升级技术和设备啊！