sk海力士搞了套新封装技术

SK海力士这次在搞一项针对下一代高带宽内存的新封装技术，目标就是要把HBM4的性能瓶颈给突破了。根据集邦咨询TrendForce援引ZDNet的报道说，他们打算通过增加DRAM芯片的厚度还有缩小层间距这两个办法来改善封装架构，现在这个方案正处于验证阶段。业内消息人士透了个底，说要是成功了，这就把SK海力士给英伟达的HBM4顶级性能指标给达成了。这东西要是量产出来，SK海力士在HBM竞争里的技术领先优势就能更稳了，还能给英伟达这样的客户提供更好的内存解决方案。不过报道也说了，要把这技术真正量产出来还有不少难关得跨。HBM4这次厉害主要是因为它的I/O数量翻倍到了2048个。更密集的布局虽然带宽上去了，但信号干扰风险也变大了。再说供电也是个麻烦事儿，得从底部芯片把电往上顶，这也不好办。为了优化这些毛病，SK海力士就想到了两个招数：一个是让上层DRAM厚一点；另一个是把层间距缩一缩。传统工艺老是得把DRAM磨薄才能符合775微米的高度要求，要是磨得太厉害反而会掉性能还容易摔坏。所以给DRAM加点厚度能让结构更稳；至于层间距缩小了能让数据传得快也更省电。但这事儿也不好办，MUF这种填充材料的稳定性就容易受影响。为了不折腾现有的工艺设备又能保证良率，SK海力士专门搞了套新封装技术。据报道说最近的测试结果还挺不错的。一旦这技术落地了最明显的好处就是不用大笔砸钱也能提高HBM性能。不过从验证到量产还是得看工艺稳不稳还有一致性好不好。目前SK海力士正在拼命验证呢，具体啥时候能上市还没个准信儿。