问题——高速互联成为算力基础设施“瓶颈环节” 随着数据中心规模扩张与高性能计算需求攀升，算力系统的竞争已从单一芯片性能延伸至“算力集群效率”；此链条中，芯片内部互联、芯片间互联以及系统级高速传输能力，直接决定数据搬运效率与整体能耗水平。112G SerDes、PCIe 5.0/6.0、UCIe等高速接口技术，成为支撑大带宽、低时延通信的关键底座。同时，高速接口IP研发门槛高、验证周期长、工程化难度大，是产业链中典型的技术密集型环节，亟需更多专注细分领域的企业持续投入。 原因——政策引导与企业深耕共同推动“专精特新”培育 上海市“专精特新中小企业”认定由上海市经济和信息化委员会组织开展，重点面向专注细分市场、创新能力突出、成长性较好的企业，通过梯度培育增强产业链韧性与关键环节供给能力。晟联科此次入选，既体现地方对集成电路基础技术方向的持续关注，也与企业长期的技术积累和产品化路径涉及的。据介绍，该企业围绕高速接口IP构建“高速IP组合+行业解决方案”的供给模式，覆盖芯片互联全链路需求，并在数据中心、交换机等应用方向推进落地验证，形成面向客户的工程化交付能力。 影响——有助于完善产业链配套，提升算力系统互联效率 业内人士表示，高速接口IP的成熟度不仅取决于指标参数，更取决于跨工艺适配、稳定性验证和生态兼容。相关企业在这一领域的持续投入，有助于丰富国内高速互联技术供给，推动上下游在芯片设计、封装测试、系统集成等环节形成更紧密协同。以数据中心场景为例，高速、稳定的链路能力可提升集群内数据吞吐，降低重传与拥塞带来的资源浪费；在高性能计算场景，低时延互联可改善并行任务效率，对模型训练、科学计算等负载具有现实价值。随着UCIe等标准化互联方式加快普及，芯粒化、异构集成趋势将更抬升对高可靠互联IP与验证体系的需求。 对策——以标准牵引和工程验证提升“可用性”，以合作生态加速规模化 从产业实践看，突破高速接口技术不仅需要单点创新，更需要系统化能力建设：一是持续加强核心IP研发与验证，完善在不同工艺节点、不同应用负载下的稳定性与一致性评估；二是积极参与行业标准与互操作测试，减少系统集成过程中的不确定性成本；三是面向重点场景沉淀参考设计与解决方案，将“可指标化”转化为“可量产、可交付”；四是通过与产业链伙伴建立长期协作机制，推动从样片验证到规模应用的闭环。晟联科上表示，其核心方案覆盖112G/56G SerDes、PCIe 5.0/6.0及32G/16G UCIe等方向，并与相关企业开展合作与应用推进。 前景——高速互联需求长期向上，专精特新企业迎来更大舞台 受算力基础设施建设、人工智能训练推理需求增长、网络设备升级换代等因素影响，高速互联将保持较长周期的景气度。未来一段时间，行业竞争焦点将更多体现“带宽提升与能效优化并重”“系统级可靠性与可维护性”“标准化与生态兼容”三上。对专注细分赛道的中小企业来说，既要在关键指标上持续迭代，也要在工程化能力、交付质量和生态协同上形成稳定优势。专家认为，地方持续推进专精特新培育，有望进一步汇聚资源要素，推动更多企业在关键环节实现从“能做”到“做强”的跨越，为集成电路产业高质量发展提供支撑。
晟联科的入选是我国集成电路产业自主创新能力提升的体现。在国际竞争加剧的背景下，像晟联科这样专注细分领域、掌握核心技术的中小企业，正成为推动产业链自主可控的关键力量。随着更多专精特新企业的成长，我国在芯片设计、制造等关键环节的技术水平和国际竞争力将继续提升，为经济发展提供更坚实的支撑。